孕龍邏輯分析儀 LAP-C322000內(nèi)部取樣頻率：100Hz～200MHz，內(nèi)存容量：64Mbits，每信道內(nèi)存深度：2Mbits，觸發(fā)通道：32CH，PC-Based界面，采USB1.1（2.0）傳輸供電總線協(xié)議觸發(fā):串行 / 并行。

更新時(shí)間：2024-07-01

訪問(wèn)量：1197

孕龍邏輯分析儀 LAP-C322000介紹：

孕龍邏輯分析儀 LAP-C322000?支持I²C、SPI、USB2.0、RS232、CAN、LIN、FlexRay、MIL-STD 1553、I²S常用的幾個(gè)總線協(xié)議，還支持MVB、WTB、GPIB、PCI、USB 1.1、USB 2.0、HDMI、I2S、S/PDIF、BMS、ModBus等110種總線協(xié)議而且全部免費(fèi)?。。。。。?/span>

【產(chǎn)品規(guī)格】
取樣頻率	內(nèi)部(時(shí)序)(異步) 100Hz~200MHz 外部(狀態(tài))(同步) 100MHz
待測(cè)信號(hào)	頻寬 75MHz 觸發(fā)電壓范圍 -6V~+6V 觸發(fā)電壓分辨率 ±0.1V
內(nèi)存	內(nèi)存容量 64Mbits 每信道內(nèi)存深度 2Mbits (Max 512Mbits for compression)
觸發(fā)	觸發(fā)方式 Pattern/Edge 觸發(fā)通道 32 CH 延后觸發(fā) YES 觸發(fā)階層 1 Level 觸發(fā)計(jì)數(shù) 1~65535
軟件功能	波形數(shù)據(jù)壓縮 Max 2M bits x 256, 可用通道24CH 時(shí)基范圍波形垂直縮放比例操作接口波形觸發(fā)分頁(yè)大值波形寬度顯示波形濾波及延遲波形觸發(fā)延遲可增加定位棒定位棒自動(dòng)貼進(jìn)功能軟件自動(dòng)升級(jí) 可選擇分析數(shù)據(jù)的范圍資料統(tǒng)計(jì) 自動(dòng)存檔波形濾波分隔棒總線分析數(shù)據(jù)比對(duì) 總線Latch功能總線封包列表功能封包列表匯出功能＊總線協(xié)議觸發(fā): 串行 / 并行＊脈波寬度觸發(fā)模組
電源	電源USB (DC 5V, 500mA) 靜態(tài)消耗功率 1W 瞬間大消耗功率 2W
其它	系統(tǒng)支持 Windows 2000 / XP (32bits)/ Vista / Win 7 相位誤差 < 1.5ns 大輸入電壓 ±30V 輸入阻抗 500KΩ/10pF 安規(guī)認(rèn)證 FCC / CE / WEEE / RoHS /REACH
堆棧功能	支持 Channel mode: LAP-C(322000) + LAP-C(322000) => Channel = 62CH, Memory = 2Mbits Memory mode: LAP-C(32128) + LAP-C(32128) => Channel = 31CH, Memory = 256Kbits
Double模式	支持通道: 16通道內(nèi)存容量: 4M

【電氣規(guī)格】
項(xiàng)目	Min	Type	Max
工作電壓	4.5V	5V	5.5V
靜態(tài)消耗電流	–	–	200mA
工作消耗電流	–	–	400mA
靜態(tài)消耗功率	–	–	1W
工作消耗功率	–	–	2W
相位誤差	-	-	1.5ns
量測(cè)信道輸入電壓	-30V	–	+30V
參考電壓	-6V	–	+6V
輸入阻抗	–	500KΩ/10pf	–
工作溫度	5℃	–	70℃
儲(chǔ)存溫度	-40℃	–	80℃

物品清單

主機(jī)，測(cè)試線，測(cè)試勾，USB線，軟件/說(shuō)明書光盤，保修卡，攜帶包各壹套。

具有外部按鈕執(zhí)行邏輯分析儀取樣功能

在孕龍邏輯分析儀的硬件上，有一個(gè)START的按鈕，當(dāng)邏輯分析儀軟件在開(kāi)啟的狀態(tài)，可利用此按鈕來(lái)讓邏輯分析儀執(zhí)行取樣的動(dòng)作。此按鈕能讓您更快速的操作邏輯分析儀取得被測(cè)物的資料。

壓縮技術(shù)


	孕龍科技推出波行壓縮zhuan利技術(shù)，可以在不增加內(nèi)存的狀況下獲取更長(zhǎng)的波形資料。For Example：設(shè)定內(nèi)存深度為1M，取樣率為50MHz。未開(kāi)啟壓縮功能時(shí)僅可擷取20.972ms，若開(kāi)啟壓縮功能后，以同樣記憶深度為1M，取樣率為50MHz進(jìn)行取樣，則可以將波形時(shí)間增加至3.999s，大大的提升了擷取數(shù)據(jù)量。

信號(hào)濾波延遲


	孕龍科技推出了信號(hào)濾波延遲zhuan利技術(shù)，信號(hào)濾波功能可以將訊號(hào)進(jìn)行條件式的擷取，如下圖所述，將A1通道設(shè)定濾波條件為高準(zhǔn)位，透過(guò)上下并列窗口的比較可明顯看出兩者間的差異，而信號(hào)濾波延遲則是能夠?qū)⑿盘?hào)濾波的條件更加靈活化，使用者可自行設(shè)定過(guò)濾的時(shí)間狀態(tài)。 For Example：客戶端有一組DUT出現(xiàn)Bug，Bug的內(nèi)容是當(dāng)程序讀取的時(shí)候可能會(huì)出現(xiàn)讀取錯(cuò)誤的情況，此時(shí)就可以利用信號(hào)濾波延遲進(jìn)行條件式的擷取，藉此進(jìn)行Bug分析（讀取狀態(tài)為0X5A、讀取命令周期為10us）透過(guò)信號(hào)濾波延遲功能，邏輯分析儀就可以只針對(duì)當(dāng)0X5A的數(shù)值出現(xiàn)后僅擷取命令時(shí)間10us，進(jìn)而分析Bug的發(fā)生問(wèn)題。

觸發(fā)分頁(yè)技術(shù)


	孕龍邏輯分析儀加入了觸發(fā)分頁(yè)(Trigger Page)的zhuan利技術(shù)，Trigger Page簡(jiǎn)單的說(shuō)就是將連續(xù)又漫長(zhǎng)的訊號(hào)數(shù)據(jù)分頁(yè)。以目前所設(shè)定的內(nèi)存長(zhǎng)度為一頁(yè)，觸發(fā)點(diǎn)的所在即為頁(yè)，分析完頁(yè)的數(shù)據(jù)后，只要被測(cè)物的數(shù)據(jù)每一次都是相同的，且觸發(fā)狀態(tài)設(shè)定不變，就可以將Trigger Page設(shè)為2再重新啟動(dòng)邏輯分析儀，待邏輯分析儀停止擷取數(shù)據(jù)且完成顯示時(shí)，波形顯示區(qū)內(nèi)的內(nèi)容即為第二頁(yè)的數(shù)據(jù)，第二頁(yè)的數(shù)據(jù)就是緊接著*頁(yè)結(jié)束后的數(shù)據(jù)。 For Example：設(shè)定記憶深度為32K、取樣率為200MHz，設(shè)定觸發(fā)分頁(yè)為1，所擷取訊號(hào)的結(jié)束點(diǎn)為147.465us，而數(shù)據(jù)為0X47的前半段，再以相同記憶深度與取樣率進(jìn)行擷取，設(shè)定觸發(fā)分頁(yè)為2時(shí)，所擷取訊號(hào)開(kāi)始點(diǎn)為觸發(fā)分頁(yè)1時(shí)的結(jié)束點(diǎn)147.465us，此時(shí)可看見(jiàn)資料0X47的后半段。

觸發(fā)次數(shù)計(jì)算


	孕龍邏輯分析儀加入了觸發(fā)次數(shù)計(jì)算（Trigger Counter）的技術(shù)，Trigger Counter，的功能是將有一個(gè)以上符合觸發(fā)值的被測(cè)信號(hào)，使用者可決定觸發(fā)點(diǎn)是要在第幾個(gè)符合觸發(fā)設(shè)定的位置進(jìn)行觸發(fā)， *次碰到觸發(fā)的設(shè)定狀態(tài)時(shí)就觸發(fā)Trigger Counter就要設(shè)定為1（預(yù)設(shè)），第三次碰到觸發(fā)的設(shè)定狀態(tài)時(shí)才觸發(fā)Trigger Counter就要設(shè)定為3，依此類推。

內(nèi)存分析


	孕龍邏輯分析儀加入了內(nèi)存分析功能(Memory Analyzer)，針對(duì)總線中有使用ADDRESS的類別，如IIC、HDQ、3-WIRE、PM、SM、IIC(EEPROM 24LX)…等等，能夠?qū)⒖偩€中的ADDRESS、READ/WRITE、DATA狀態(tài)記錄于內(nèi)存分析表中，讓使用者進(jìn)行總線分析時(shí)也能夠針對(duì)ADDRESS、READ/WRITE、DATA加以記錄分析。

總線協(xié)議分析實(shí)例 – IIS總線協(xié)議分析譯碼


	孕龍科技的I2S總線分析模塊，可幫助使用者進(jìn)行I2S總線分析，透過(guò)譯碼模塊可將訊號(hào)中的Data-L及Data-R數(shù)值直接顯示于屏幕上，孕龍科技IIS總線分析模塊可依照待測(cè)I2S訊號(hào)格式讓使用者選擇Data bit長(zhǎng)度為16、20、24、32 bits，方便使用者面對(duì)各種不同的I2S訊號(hào)均能順利分析。

IIS總線實(shí)際量測(cè)–步驟一

將測(cè)試線連接至邏輯分析儀訊號(hào)連接座上，將測(cè)試線另外一端連接至待測(cè)物上，依照待測(cè)物狀況不同，也可以使用配件內(nèi)的測(cè)試鉤來(lái)連接待測(cè)物。

步驟二


	依照快速安裝手冊(cè)第三章所述，進(jìn)行邏輯分析儀設(shè)定，設(shè)定完成后啟動(dòng)邏輯分析儀軟件及送出待測(cè)物訊號(hào)進(jìn)行擷取，擷取完成如圖所示。提示：邏輯分析儀取樣率需高過(guò)待測(cè)目標(biāo)頻率四倍以上才能確保訊號(hào)正確。

步驟三

將訊號(hào)歸納成總線，按住鍵盤上的CTRL鍵不放，在信道列表上以鼠標(biāo)點(diǎn)選要?dú)w納的訊號(hào)信道使其反白，選擇完畢后點(diǎn)下鼠標(biāo)右鍵選擇歸納信號(hào)為總線選項(xiàng)，此時(shí)信道列表內(nèi)會(huì)增加一組所設(shè)定的總線。

提示：進(jìn)行總線分析時(shí)，需依照待測(cè)Protocol信道數(shù)來(lái)設(shè)定總線信道數(shù)，如IIC便設(shè)定兩個(gè)通道，UART設(shè)定一個(gè)通道。

步驟四


	在新增的總線上點(diǎn)選鼠標(biāo)右鍵，選擇總線屬性，再選擇要使用的總線分析模塊。提示：每一種總線分析模塊均有相對(duì)應(yīng)的參數(shù)設(shè)定，使用者可在參數(shù)設(shè)定中依照待測(cè)總線內(nèi)容加以設(shè)定。

步驟五


	完成設(shè)定后，軟件模塊會(huì)將總線內(nèi)的封包數(shù)值顯示于屏幕上。提示：孕龍科技邏輯分析儀軟件還有其它強(qiáng)大功能可幫助使用者進(jìn)行總線分析，如封包列表顯示、數(shù)據(jù)搜尋、脈波寬度搜尋….等等。